Location:
Search - FIR VHDL
Search list
Description: VHDL语言100例
VHDL语言100例
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数
第11例 七值逻辑线或分辨函数
第12例 转换函数
第13例 左移函数
第14例 七值逻辑程序包
第15例 四输入多路器
第16例 目标选择器
第17例 奇偶校验器
第18例 映射单元库及其使用举
第19例 循环边界常数化测试
第20例 保护保留字
第21例 进程死锁
第22例 振荡与死锁
第23例 振荡电路
第24例 分辨信号与分辨函数
第25例 信号驱动源
第26例 属性TRANSACTION和分辨信号
第27例 块保护及属性EVENT,
第28例 形式参数属性的测试
第29例 进程和并发语句
第30例 信号发送与接收
第31例 中断处理优先机制建模
第32例 过程限定
第33例 整数比较器及其测试
第34例 数据总线的读写
第35例 基于总线的数据通道
第36例 基于多路器的数据通道
第37例 四值逻辑函数
第38例 四值逻辑向量按位或运算
第39例 生成语句描述规则结构
第40例 带类属的译码器描述
第41例 带类属的测试平台
第42例 行为与结构的混合描述
第43例 四位移位寄存器
第44例 寄存/计数器
第45例 顺序过程调用
第46例 VHDL中generic缺省值的使用
第47例 无输入元件的模拟
第48例 测试激励向量的编写
第49例 delta延迟例释
第50例 惯性延迟分析
第51例 传输延迟驱动优先
第52例 多倍(次)分频器
第53例 三位计数器与测试平台
第54例 分秒计数显示器的行为描述6
第55例 地址计数器
第56例 指令预读计数器
第57例 加.c减.c乘指令的译码和操作
第58例 2-4译码器结构描述
第59例 2-4译码器行为描述
第60例 转换函数在元件例示中的应用
第61例 基于同一基类型的两分辨类型的赋值相容问题
第62例 最大公约数的计算
第63例 最大公约数七段显示器编码
第64例 交通灯控制器
第65例 空调系统有限状态自动机
第66例 FIR滤波器
第67例 五阶椭圆滤波器
第68例 闹钟系统的控制
第69例 闹钟系统的译码
第70例 闹钟系统的移位寄存器
第71例 闹钟系统的闹钟寄存器和时间计数器
第72例 闹钟系统的显示驱动器
第73例 闹钟系统的分频器
第74例 闹钟系统的整体组装
第75例 存储器
第76例 电机转速控制器
第77例 神经元计算机
第78例ccAm2901四位微处理器的ALU输入
第79例ccAm2901四位微处理器的ALU
第80例ccAm2901四位微处理器的RAM
第81例ccAm2901四位微处理器的寄存器
第82例ccAm2901四位微处理器的输出与移位
第83例ccAm2910四位微程序控制器中的多路选择器
第84例ccAm2910四位微程序控制器中的计数器/寄存器
第85例ccAm2910四位微程序控制器的指令计数器
第86例ccAm2910四位微程序控制器的堆栈
第87例 Am2910四位微程序控制器的指令译码器
第88例 可控制计数器
第89例 四位超前进位加法器
第90例 实现窗口搜索算法的并行系统(1)——协同处理器
第91例 实现窗口搜索算法的并行系统(2)——序列存储器
第92例 实现窗口搜索算法的并行系统(3)——字符串存储器
第93例 实现窗口搜索算法的并行系统(4)——顶层控制器
第94例 MB86901流水线行为描述组成框架
第95例 MB86901寄存器文件管理的描述
第96例 MB86901内ALU的行为描述
第97例 移位指令的行为描述
第98例 单周期指令的描述
第99例 多周期指令的描述
第100例 MB86901流水线行为模型
Platform: |
Size: 344064 |
Author: wfl.a@163.com |
Hits:
Description: 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with-30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
Platform: |
Size: 5120 |
Author: 吴健宇 |
Hits:
Description: 这些是我所看到的一些资料,希望与大家分享。也许对您用处不大,但我是一片诚意-these are what I saw in some of the information and hope to share with you all. Perhaps your little usefulness, but I was a sincerity
Platform: |
Size: 144384 |
Author: yin |
Hits:
Description: 用vhdl实现一个fir滤波器
设计要求:
1.最小阻带衰减-30db。
2.带内波动小于1db.
3.用MATLIB与MAXPLUS2联合设计与仿真-use VHDL to achieve a fir filter design requirements : 1. The smallest stop band attenuation- 30dB. 2. With fluctuating within less than 1DB. 3. With MATLIB with MAXPLUS2 joint design and simulation
Platform: |
Size: 3072 |
Author: 达闻西 |
Hits:
Description: 这是一个VHDL写的FIR模块,我的编译环境是QuartusII 5.0-This is a VHDL modules written FIR, I compiler environment is Quartus II 5.0
Platform: |
Size: 8192 |
Author: 佴立峰 |
Hits:
Description: 常系数的FIR滤波器VHDL设计文件,在MUX+plusII调试通过-regular FIR filter coefficients of VHDL design documents, the debugging through MUX plusII
Platform: |
Size: 3072 |
Author: li |
Hits:
Description: 1、基于FPGA实现FIR数字滤波器的研究(使用VHDL语言进行编程)
2、多功能单片机下载开发软硬件的设计(利用VB或V C++和C语言)有下载板和下载软件
3、迷你播放器(利用Visual Basic 6.0设计)可以播放多种格式的音乐和电影,以及图片浏览等等
4、小电容小电感测试仪
-1, FPGA-based digital FIR filter (use VHDL program) 2. Multi-function download the software and hardware design development (VB or V C and C language), downloading software and download Plate 3, Player (using Visual Basic 6.0 design) can play multiple formats of music and movies, Photo View and so on four small small inductance capacitor tester
Platform: |
Size: 16384 |
Author: wangxing |
Hits:
Description: 设计一个线性相位FIR滤波器(31阶)
输入8位,输出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1}
H(n)具有对称性。
输入信号范围
[±99,0,0,0, ±70,0,0,0, ±99,0,0,0, ±70,…]-Design a linear phase FIR filter (31 bands) 8 input, 8 output, H (n) = (1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69111128111, ... ... 2,1) H (n) has a symmetry. Input signal range [± 99,0,0,0, ± 70,0,0,0, ± 99,0,0,0, ± 70, ...]
Platform: |
Size: 2641920 |
Author: 陈金立 |
Hits:
Description: VHDL语言编写的FIR滤波器源码
对于嵌入式设计者有很好的指导作用
-VHDL prepared by the FIR filter source for Embedded designers have a good role in guiding
Platform: |
Size: 152576 |
Author: 冯申 |
Hits:
Description: fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim
Platform: |
Size: 6144 |
Author: zqh |
Hits:
Description: 个人认为比较使用的几个VHDL源码之三FIR的源码-personally think that the use of the relatively few VHDL source of the ter FIR FOSS
Platform: |
Size: 8192 |
Author: xingqiba |
Hits:
Description: 基本FIR滤波器的VHDL源代码及其测试程序。-basic FIR filter VHDL source code and testing procedures.
Platform: |
Size: 1024 |
Author: qjyong |
Hits:
Description: FIR滤波器的行为级VHDL源代码,可以任意修改滤波器级数,滤波器系数的精度为16比特。-FIR filter behavioral VHDL source code, which could be amended filter series. The filter coefficients for the 16-bit accuracy.
Platform: |
Size: 1024 |
Author: 郭兴波 |
Hits:
Description: 用VHDL实现查找表方式的FIR滤波器-using VHDL search forms for the FIR filter
Platform: |
Size: 11264 |
Author: 梁立林 |
Hits:
Description: 新型串并架构的高速FIR滤波器,对研究VHDL实现FIR的朋友有用处-New type of string and structure of high-speed FIR filters, the study of VHDL friends realize FIR has useful
Platform: |
Size: 12288 |
Author: 磊 |
Hits:
Description: 產生你所需要的FIR濾波器,可以產生VHDL格式之源碼。-Have you need FIR filter, can generate VHDL source code format.
Platform: |
Size: 368640 |
Author: hcjian |
Hits:
Description: 用DSP BUILDER设计的3阶和四阶滤波器-DSP BUILDER designed with 3-order and fourth-order filter
Platform: |
Size: 18432 |
Author: gillyamylee |
Hits:
Description: FIR低通滤波器得设计,采用并行算法设计-FIR low-pass filter was designed in parallel algorithm design
Platform: |
Size: 2004992 |
Author: luyingc |
Hits:
Description: 里面是一个FIR滤波器的VHDL语言 具体的功能里面有详细的介绍 对毕业设计者很有帮助的 -There is a FIR filter VHDL language specific features which are detailed introduction to the graduate designers helpful
Platform: |
Size: 4096 |
Author: 丛宇 |
Hits:
Description: fir滤波器的Verilog程序,看看吧,还不错!-fir filter Verilog procedures, take a look at it, but also good!
Platform: |
Size: 4096 |
Author: wanghua |
Hits:
«
1
2
34
5
6
7
8
9
10
...
17
»